11-20-2019, 02:49 PM
(11-20-2019, 01:52 PM)Jacques92 a écrit : Il y a plusieurs manière de gérer le jitter d'un signal d'horloge (implicite ou non).
Soit on utilise des moyen analogiques, comme par exemple, une boucle à vérouillage de phase analogique (PLL) et on aura toujours à la sortie un résidu de Jitter car il y a seulement atténuation. On peut donc supposer que des bruits de phases puissent se cumuler au fil des circuits traversés, mais très nettement atténués.
Soit on utilise un procédé purement numérique : recloking ou traitement logiciel asynchrone entre l'entrée et la sortie. Dans ce cas j'ai franchement beaucoup de mal à croire qu'un résidu de jitter se retrouve à la sortie en dehors du jitter de l'horloge servant au recloking et alors pas de cumul des bruits de phase.
Là, nous avons quand même tendance à discuter de manière générale en faisant abstraction des moyens mis en œuvre dans les différents étages des éléments de la chaine. A un moment, il faut bien prendre une plateforme en référence avec une connaissance des éléments dans chaque maillon pour pouvoir analyser ce qui s'y passe. Personnellement, soit Swenson généralise à tout type d'équipement, soit c'est nous. Dans les deux cas, ça me gène un peu.
Jacques
Bon résumé des choses.